EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

2000150802

PUBLICATION DATE

30-05-00

APPLICATION DATE

18-11-98

APPLICATION NUMBER

10328487

APPLICANT:

NEC CORP;

INVENTOR:

NISHIDA YOSHIO;

INT.CL.

H01L 27/04 H01L 21/822 H01L 21/82


H01L 21/3205

TITLE

METHOD FOR SHIELDING ANALOG

SIGNAL PAD AND SEMICONDUCTOR

INTEGRATED CIRCUIT



ABSTRACT:

PROBLEM TO BE SOLVED: To reduce effect of noise from peripheral pads onto an analog signal pad by surrounding the analog signal pad for an analog circuit in a region, where analog circuits and digital circuits exist mixedly, with a wiring layer, and connecting with the analog ground.

SOLUTION: A region 1 where analog circuits and digital circuits exist mixedly is formed of a silicon chip. In order to connect the chip with another circuit board, a signal pad 3 for an analog circuit, a power supply pad 5, a ground pad 7, a pad 2 for digital circuits, a power supply pad 4, and a ground pad 6 are arranged on the chip surface. The analog signal pad 3 is shielded by applying shield wiring connected with analog ground 8 around the signal pad 3, Since the signal pad 3 is surrounded entirely by shield wiring connected with the analog ground 8, effect of noise entering from the periphery of the signal pad 3 can be suppressed.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-150802 (P2000-150802A)

(43)公開日 平成12年5月30日(2000.5.30)

5F038 BII10 BII19 CA10 DF03 DF04

5F064 BB01 BB21 DD42 EE45


(51) Int.Cl. ⁷	酸別記号	FI	テーマコード(参考)
H01L 27/0	04	H01L 27/04	E 5F033
21/8	822	21/82	P 5F038
21/8		21/88	S 5FU64
•	3205		T
,		27/04	Н
		審査請求 有 請求	R項の数23 ()L (全 9 頁)
(21) 出顧番号	特顏平10-328487	(71)出顧人 000004237 日本電気株式	C 会社
(22) 山殿日	平成10年11月18日(1998.11.18)	東京都港区之	五丁目7番1号
(OU) PIANH		(72)発明者 西田 芳雄	
		東京都港区芝五丁目7番1号 日本電気株	
		式会社内	
		(74)代理人 100100893	
		弁理士 渡辺	2 膀 (外3名)
		Fターム(参考) 5F033 HH08 KK08 UUD1 VV03 VV07	
		XX23	

(54) 【発明の名称】 アナログ信号パッドのシールド法、および半導体集積回路

(57)【要約】

【課題】 レイアウト上でのバッド配置での制限を受けることなく、隣接するディジタルバッドや周辺から誘導されるノイズの影響を小さくする。

【解決手段】 アナログ/ディジタル混在型半導体集積 回路は、アナログ信号パッド3と、このアナログ信号パッド3の周りを囲む、アナロググランドに接続されたシールド配線10とから少なくとも構成されている。



DF05

【特許請求の範囲】

【請求項1】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路におけるアナログ信号バッドのシールド方法において、前記アナログ回路用のアナログ信号パッドの周りを配線層で囲み、該配線層をアナロググランドに接続することを特徴とするアナログ信号バッドのシールド方法。

【請求項2】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路におけるアナログ信号パッドのシールド方法において、前記ディジタル回路用のディジタルパッドの周りを配線層で囲み、該配線層をディジタルグランドに接続することを特徴とするアナログ信号パッドのシールド方法。

【請求項3】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路におけるアナログ信号パッドのシールド方法において、前記アナログ回路用のアナログ信号パッドの周りと前記ディジタル回路用のディジタルパッドの周りとをそれぞれ配線層で囲み、該配線層のうち、前記アナログ信号パッドの周りを囲んだ配線層についてはアナロググランドへ、前記ディジタルグランドへの周りを囲んだ配線層についてはディジタルグランドへ接続することを特徴とするアナログ信号パッドのシールド方法。

【請求項4】 前記アナログ信号パッドの周りの全てを 配線層で囲むことを特徴とする請求項1又は3に記載の アナログ信号パッドのシールド方法。

【請求項5】 前記ディジタルパッドの周りの全てを配線層で囲むことを特徴とする請求項2又は3に記載のアナログ信号パッドのシールド方法。

【請求項6】 前記アナログ信号パッドの周りの前記ディジタルパッド側のみを配線層で囲むことを特徴とする 請求項3に記載のアナログ信号パッドのシールド方法。

【請求項7】 前記ディジタルパッドの周りの前記アナログ信号パッド側のみを配線層で囲むことを特徴とする 請求項3に記載のアナログ信号パッドのシールド方法。

【請求項8】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路において、該アナログ回路 用のアナログ信号パッドと、アナロググランドに接続され該アナログ信号パッドの周りを囲むシールド配線とを有することを特徴とした半導体集積回路。

【請求項9】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路において、該アナログ回路 用のアナログ信号パッドと、該アナログ信号パッドの隣りに配置された前記ディジタル回路用のディジタルパッドと、アナロググランドに接続され前記アナログ信号パッドの周りを囲むシールド配線と、ディジタルグランドに接続され前記ディジタル信号パッドの周りを囲む配線とを有することを特徴とした半導体集積回路。

【請求項10】 アナログ回路とディジタル回路が混在 する領域を含む半導体集積回路において、該アナログ回 路用のアナログ信号パッドと、該アナログ信号パッドの 隣りに配置された前記ディジタル回路用のディジタルパッドと、アナロググランドに接続され前記アナログ信号 パッドの周りを囲むシールド配線とを有することを特徴 とした半導体集積回路。

【請求項11】 アナログ回路とディジタル回路が混在する領域を含む半導体集積回路において、該アナログ回路用のアナログ信号パッドと、該アナログ信号パッドの瞬りに配置された前記ディジタル回路用のディジタルパッドと、ディジタルグランドに接続され前記ディジタルパッドの周りを囲む配線とを有することを特徴とした半導体集積回路。

【請求項12】 前記アナロググランドに接続されたシールド配線が前記アナログ信号バッドの周りを全て囲むことを特徴とした請求項8から11のいずれか1項に記載の半導体集積回路。

【請求項13】 前記アナロググランドに接続されたシールド配線が前記ディジタルパッド側のみを囲むことを特徴とした請求項8から11の何れか1項に記載の半導体集積回路。

【請求項14】 前記ディジタルグランドに接続された 配線が前記ディジタルパッドの周りを全て囲むことを特 徴とした請求項11に記載の半導体集積回路。

【請求項15】 前記ディジタルグランドに接続された 配線が前記アナログ信号パッド側のみを囲むことを特徴 とした請求項11に記載の半導体集積回路。

【請求項16】 前記アナロググランドに接続されたシールド配線が前記アナログ信号パッドの周りを全て囲み、前記ディジタルグランドに接続された配線が前記ディジタルパッドの周りを全て囲むことを特徴とした請求項9に記載の半導体集積回路。

【請求項17】 前記アナロググランドに接続されたシールド配線が前記アナログ信号パッドの周りを全て囲み、前記ディジタルグランドに接続された配線が前記アナログ信号パッド側のみを囲むことを特徴とした請求項9に記載の半導体集積回路。

【請求項18】 前記アナロググランドに接続されたシールド配線が前記ディジタルバッド側のみを囲み、前記ディジタルグランドに接続された配線が前記ディジタルパッドの周りを全て囲むことを特徴とした請求項9に記載の半導体集積回路。

【請求項19】 前記アナロググランドに接続されたシールド配線が前記ディジタルパッド側のみを囲み、前記ディジタルグランドに接続された配線が前記アナログ信号パッド側のみを囲むことを特徴とした請求項9に記載の半導体集積回路。

【請求項20】 前記シールド配線が半導体集積回路の 最上配線層に設けられていることを特徴とした請求項 8.9,10,12,13,16,17,18または1 9のいずれか1項に記載の半導体集積回路。 【請求項21】 前記シールド配線が、前記最上配線層と、半導体集積回路の中間配線層と、前記最上配線層と前記中間配線層を接続するスルー層とにより設けられ、前記パッドの周りが前記最上配線層から前記中間配線層にわたって囲まれたことを特徴とした請求項20に記載の半導体集積回路。

【請求項22】 前記シールド配線が、前記最上配線層と、半導体集積回路の最下配線層と、前記最上配線層と前記最下配線層を接続するスルー層とにより設けられ、前記パッドの周りが前記最上配線層から前記最下配線層にわたって囲まれたことを特徴とした請求項20に記載の半導体集積回路。

【請求項23】 前記最下配線層に、前記パッドと相対 する面状の配線が設けられていることを特徴とした請求 項22に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】木発明はアナログ回路とディジタル回路が混在するLS1のノイズ対策に関する。

[0002]

【従来の技術】近年、高集積技術の進展により、アナログ回路とディジタル回路を混在させたシステムを1チップ上で実現しようとする動きがある。また、このようなシステムオンチップの方向性から、多ピン化かつピン間隔が狭くなる傾向があり、チップ上のパッドを千鳥足状に配置したりパッドとバッドの間隔を縮小すること等が実施される。その結果、多くの場合、高精度な信号を扱うアナログ回路側が、電源電圧間をフルスイングするディジタル回路が発生するノイズの影響を受け、パッド間ではディジタルパッドからアナログ信号パッドにノイズが直接的に飛び込むことが起こる。

【0003】そこで、この種のアナログ/ディジタル混在しS1上のバッド配置においては、アナログ信号バッドへの直接的なノイズの飛び込みによる影響を防ぐ(あるいは、小さくする)ように、以下の方法がこれまで採られてきた。

【0004】一つは、図10に示す様に、アナログ信号 用のパッド36の周りにアナログ電源用のパッド33, 35やアナロググランド用のパッド34、または未使用 のパッド38等を配置する方法である。これは、大きな ノイズ源となるディジタルパッドをアナログ信号用パッ ドの周りに配置せずアナログ信号用パッドにその周りか ら極力ノイズが乗らないようにする方法である。

【0005】また一つは、アナログ信号用のパッド36とディジタル信号用のバッド32又は39との間にみられる様に、これら間にそれぞれアナロググランド用のパッド34や未使用のパッド38、またはアナログ電源のパッドなどをノイズの緩和材として用いてアナログ信号用のパッド36にノイズが直接飛び込まない様にする方法である。

[0006]

【発明が解決しようとする課題】しかしながら、これらの方法は外部ピンに接続するアナログ電源やアナロググランドのパッドが少なく、アナログ信号パッドの周りのパッドを全てアナログ系で配置することが困難であるとか、レイアウト上の配線の引き回しが難しくなり不要なチップ面積の増大を招いてしまうとか、または、未使用のパッドを用いることでチップ面積を増加させてしまうといった問題が生じてしまうという欠点があった。

【0007】なお、特開平6-77228号公報(同公 報の第4図、第5図など)において、LSI素子の電極 パッド上のバンプの周りをグランド層で囲んでバンプを シールドし、バンブへのノイズの進入を低減する技術が 開示されている。しかし、この公報によるものでは、図 11に示すように、ノイズをシールドするグランド層4 1は平面方向においてバンプ42の側面の周りだけを囲 み、バッド43の側面の周りを囲んでいない。したがっ て、この技術においてもパッドがアナログ信号用のもの である場合、その近くのパッドがディジタルパッドであ ると、アナログ信号用バッドにディジタルバッドからノ イズが飛び込む問題は依然として残る。そこで本発明の 目的は、上記従来技術の欠点に鑑み、アナログ/ディジ タル混在型半導体回路装置において、配線レイアウトの 際にパッド配置による制限を受けることなく、アナログ 信号パッドへの直接的なノイズの飛び込みによる影響を 防止、あるいは小さく出来るアナログ/ディジタル混在 型半導体集積回路およびアナログ信号パッドのシールド 方法を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するために木類の第1発明は、アナログ回路とディジタル回路が混在する領域を含む半導体集積回路、および該半導体集積回路におけるアナログ信号パッドのシールド方法において、前記アナログ回路用のアナログ信号パッドの周りを配線層で囲み、該配線層をアナロググランドに接続したことを特徴とする。この方法およびこの方法を実施した半導体集積回路によれば、アナログ信号パッドへの周辺パッドからのノイズの影響を小さくできるので、バッド配置上の制限を受けることが無い。つまり、ノイズ源の近くにアナログ信号パッドを配置することが可能である。

【0009】第2発明は、アナログ回路とディジタル回路が混在する領域を含む半導体集積回路、および該半導体集積回路におけるアナログ信号パッドのシールド方法において、前記ディジタル回路用のディジタルグランドに接続したことを特徴とする。この方法およびこの方法を実施した半導体集積回路によれば、他のパッドに与えるノイズの影響を小さくできるので、パッド配置上の制限を受けることが無い。つまり、ノイズに敏感なアナログ

系の近くにディジタルバッドを配置することが可能である。

【0010】第3発明は、アナログ回路とディジタル回路が混在する領域を含む半導体集積回路、および該半導体集積回路におけるアナログ信号パッドのシールド方法において、前記アナログ回路用のディジタルバッドの周りと前記ディジタル回路用のディジタルバッドの周りとをそれぞれ配線層で囲み、該配線層についてはアナログ信号パッドの周りを囲んだ配線層についてはアナログランドへ、前記ディジタルバッドの周りを囲んだ配線層についてはディジタルグランドへ接続することを制造とする。この発明による方法およびこの方法を実施した半導体集積回路によれば、アナログ信号バッドに対して、周辺のディジタルバッドからのノイズの影響を小さくできるので、パッド配置上の制限を受けることが無い。つまり、ノイズ源となるディジタルバッドの近くにアナログ信号バッドを配置することが可能である。

【0011】第4発明は、第1又は第3発明において、 前記アナログ信号パッドの周りの全てを配線層で囲むこ とを特徴とする。この発明よる方法およびこの方法を実 施した半導体集積回路によれば、パッド配置上の制限を 受けること無く、アナログ信号パッドに対して、平面的 に全ての方向からのノイズの影響を小さくすることが可 能である。

【0012】第5発明は、第2又は第3の発明において、前記ディジタルパッドの周りの全てを配線層で囲むことを特徴とする。この発明よる方法およびこの方法を実施した半導体集積回路によれば、パッド配置上の制限を受けること無く、他のパッドに与えるノイズの影響を小さくできる。

【0013】第6発明は、第3発明において、前記アナログ信号パッドの周りの前記ディジタルパッド側のみを配線層で囲むことを特徴とする。この発明によれば、第4発明よりも小さな配線面積で、隣接するディジタルパッドからのノイズの影響を小さくすることが可能である。

【0014】第7発明は、第3発明において、前記ディジタルバッドの周りの前記アナログ信号パッド側のみを配線層で囲むことを特徴とする。この発明によれば、第5発明よりも小さな配線面積で、アナログ信号パッドの方向に出ていくディジタルバッドからのノイズを小さくすることが可能である。

【0015】第8発明は、前記シールド配線が半導体集 積回路の最上配線層に設けられていることを特徴とす る。この発明によれば、他の最上配線層からのノイズの 影響を小さくすることが可能である。

【0016】第9発明は、第8発明において、前記シールド配線が、前記最上配線層と、半導体集積回路の中間配線層と、前記最上配線層と前記中間配線層を接続するスルー層とにより設けられ、前記パッドの周りが前記最

上配線層から前記中間配線層にわたって囲まれたことを特徴とする。この発明によれば、最上から中間までの他の配線層から受けるアナログ信号バッドへのノイズの影響を小さくすることが可能である。

【0017】第10発明は、第8発明において、前記シールド配線が、前記最上配線層と、半導体集積回路の最下配線層と、前記最上配線層と前記最下配線層を接続するスルー層とにより設けられ、前記パッドの周りが前記最上配線層から前記最下配線層にわたって囲まれたことを特徴とする。この発明によれば、最上から最下までの他の配線層から受けるアナログ信号パッドへのノイズの影響を小さくすることが可能である。

【0018】第11発明は、第10発明において、前記 最下配線層に、前記バッドと相対する面状の配線が設けられていることを特徴とする。この発明によれば、半導 体基板の全ての層から受けるアナログ信号バッドへのノイズの影響を小さくすることが可能である。

[0019]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して説明する。

【0020】図1は本発明によるアナログ信号パッドのシールド方法を好適に実施したアナログ/ディジタル混在半導体集積回路の一例を示す平面図である。

【0021】図1において、アナログ回路とディジタル 回路が混在する領域1がシリコンチップに形成されてい る。このシリコンチップを別の回路基板と接続可能にす るため、チップ表面にはアナログ回路のアナログ信号パ ッド3とアナログ電源パッド5とアナロググランドパッ ド7、並びにディジタル回路のディジタルパッド2とデ ィジタル電源パッド4とディジタルグランドパッド6が それぞれ任意の数で配置されている。さらに、チップ表 面にはアナロググランド8やディジタルグランド9など も配置されている。これは近年のLSIの低電圧化のた め、I/Oバッファと内部回路領域とを分離するため に、電源やグランドをガードリングとして用いている。 本例では例えばパッド間隔は50~100μm、パッド 径はφ50~100µmである。なお、図1では、各パ ッドから領域1のアナログ回路やディジタル回路、さら にはアナロググランド8やディジタルグランド9に引き 回す配線を省略している。

【0022】木発明によれば、図1に示すようにアナログ信号パッド3の隣りまたは周辺にディジタルパッド2を配置することができ、配線レイアウトの際にパッド配置による制限を受けることがない。このような効果を奏する本発明の好ましい様々な実施例を以下に挙げる。

【0023】図2に本発明の第1の実施形態によるアナログ信号パッドのシールド方法を示す。この図に示すように、アナロググランド8に接続されたシールド配線1 0がアナログ信号パッド3の周囲に施されている。このように、アナログ信号パッド3の周りを全てシールド配 線10で囲み、シールド配線10をアナロググランド8 に接続したことで、アナログ信号パッド3の周辺から飛 び込むノイズの影響を小さくすることができる。

【0024】なお、この例ではアナログ信号パッド側を シールド配線10で囲んだが、ノイズ発生源であるディ ジタルパッド側を囲んでもよい。すなわち、ディジタル パッドの周りを全て配線で囲み、その配線をディジタル グランドに接続する構成でもよい。

【0025】また、図3に本発明の第2の実施形態によるアナログ信号パッドのシールド方法を示す。この図に示す形態では、アナロググランド8に接続されたシールド配線11がアナログ信号パッド3の周りのディジタルバッド2側のみに施されている。このように、アナログ信号パッド3の周りのディジタルバッド2側のみをシールド配線11で囲み、シールド配線11をアナロググランド8に接続したことでも、ディジタルパッド2側から飛び込むノイズの影響を小さくすることができる。

【0026】また、図4に木発明の第3の実施形態によるアナログ信号パッドのシールド方法を示す。この図に示す形態では、ディジタルグランド9に接続されたシールド配線12がディジタル信号パッド2の周囲に施されている。このように、アナロググランド8に接続されたシールド配線13がアナログ信号パッド3の周囲に施されている。このように、ディジタル信号パッド2の周りを全てシールド配線12で囲み、シールド配線12をディジタルグランド9に接続し、かつ、アナログ信号バッド3の周りを全てシールド配線13で凹み、シールド配線13をアナロググランド8に接続したことで、アナログ信号パッドの周辺から飛び込むノイズの影響を小さくすることができる。

【0027】また図5に本発明の第4の実施形態による アナログ信号パッドのシールド方法を示す。この図に示 す形態では、ディジタルグランド9に接続されたシール **ド配線14がディジタル信号パッド2の周りのアナログ** 信号パッド3側のみに施され、アナロググランド8に接 続されたシールド配線15がアナログ信号バッド3の周 りのディジタルバッド2側のみに施されている。このよ うに、ディジタル信号パッド2の周りのアナログ信号パ ッド3側のみをシールド配線14で囲み、シールド配線 14をディジタルグランド9に接続し、かつ、アナログ 信号パッド3の周りのディジタルパッド2個をシールド 配線15で囲み、シールド配線15をアナロググランド 8に接続したことで、図3に示した実施形態よりもディ ジタルパッド2側から飛び込むノイズの影響を小さくす ることができ、更に図4に示した実施形態よりもパッド 周辺の配線面積を小さくすることができる。

【0028】また図6に、上記第1から第4の実施形態としてそれぞれ挙げたアナログ信号パッドのシールド方

法を好適に実施する半導体集積回路の断面構造の一例を 示す。この図において、シリコン基板上にSiO2が形 成されている。そのSi〇₂の最下層には第1A1(ア ルミニウム) 層16からなる配線が形成されている。前 記SiOoの中間層には第2A1層17からなる配線が 形成され、第2AI層17からなる中間配線層は第1A 1層16からなる最下配線層に第1スルー層19によっ て接続されている。さらに前記SiO2の最上層には第 3A1層18からなるアナログ信号パッド3およびシー ルド配線30aが少なくとも形成されている。つまり、 アナロググランドに接続されアナログ信号パッド3の周 りを囲むシールド配線10はアナログ信号パッド3と同 じ最上配線層から構成されている。なお、シールド配線 30aの平面形状は図2及び図3に示したようにアナロ グ信号パッドの周りを全て囲む円形や多角形などの形 状、あるいはディジタルパッド側のみを囲むU形やV形 などの形状である。

【0029】このように最上配線層のアナログ信号パッド3と同じ層において、アナログ信号パッド3の周りをシールド配線30aで囲み、シールド配線30aをアナロググランドへ接続することにより、アナログ信号パッド3に、その隣りまたは周辺の最上層に存在しているディジタルパッドから飛び込むノイズを小さくすることができる。

【0030】なお、ここではアナログ信号パッド3とシールド配線30aが最上配線層のみで構成されているが、最上配線層が他の層の配線層とスルー層により接続されている場合にも本発明は適用される。

【0031】図7に、本発明の第5の実施形態によるアナログ信号パッドのシールド方法を好適に実施した半導体集積回路の断面図を示す。この図において、シリコン基板上に形成されたSi〇₂の最下層には、第1 A 1 層 20からなる配線が形成されている。前記Si〇₂の中間層には第2 A 1 層 2 1 からなる配線が形成されている。さらに前記Si〇₂の最上層には、第3 A 1 層 2 2 からなるアナログ信号パッド3 およびシールド配線3 0 bの一部が少なくとも形成されている。なお、最上配線層におけるシールド配線3 0 bの一部の平面形状は図2 及び図3に示したようにアナログ信号パッドの周りを全て囲む円形や多角形などの形状、あるいはディジタルパッド側のみを囲むU形やV形などの形状である。

【0032】さらに、第2A1層21からなる中間配線層は、最上配線層に在るシールド配線30bの一部と同じ環形状の配線21aを有し、この中間配線層の配線21aと最上配線層に在るシールド配線30bの一部とは環状の第2のスルー層24で接続されている。第1A1層20からなる最下配線層もまた、最上配線層に在るシールド配線30bの一部と同じ環形状の配線20aを有し、この最下配線層の配線20aと中間配線層の配線21aとは環状の第1のスルー層23で接続されている。

【0033】以上のようにシールド配線30bは、アナログ信号パッド3を囲む最上層の配線と中間層の環状配線21aとを環状の第2スルー層24により接続し、さらに中間層の環状配線21aと最下層の環状配線20aとを環状の第1スルー層23により接続した構成からなる。つまり、アナログ信号パッド3の周りを最上配線層から中間配線層さらには最下配線層にわたって囲むシールド配線30bを設け、シールド配線30bをアナロググランドに接続することで、アナログ信号パッド3に、その隣りまたは周辺に存在する最上層のディジタルパッドおよび該ディジタルパッドに繋がる上層から下層までの内層の配線から伝わるノイズの影響を小さくでき、図6に示した構造よりもその効果は大きい。

【0034】また図8に、本発明の第6の実施形態によるアナログ信号パッドのシールド方法を好適に実施した半導体集積回路の断面図を示す。この図で示す形態は、上記の第5の実施の形態に示した最下層である第1A1層20の環状配線20aに、アナログ信号パッド3と相対する面状の配線20bを接続した構成である。したがって、シールド配線30cは、アナログ信号パッド3を囲む最上層の配線と中間層の環状配線21aとを環状の第2スルー層24により接続し、さらに中間層の環状配線21aと最下層の面状配線20bとを環状の第1スルー層23により接続したものになる。

【0035】このようにアナログ信号パッド3の周り (最上層から最下層まで)と、アナログ信号パッド3の 下方とにおいてシールド配線30cで囲み、シールド配 線30cをアナロググランドに接続したことにより、半 導体基板の全ての層からアナログ信号パッドが受けるノ イズの影響を小さくすることができ、図7に示した構造 よりもその効果は大きい。

【0036】上記の第4から第6の実施の形態では3層からなる配線層を示したが、本発明は他の多層配線にも適用される。また、これらの形態ではアナログ信号パッドの周りにシールド配線を施す場合を示したが、ディジタルバッドの周りにシールド配線を施す場合もこれらの形態と同じ構成を採ることができる。ただし、ディジタルパッドの周りに施したシールド配線はディジタルグランドに接続する必要がある。

【0037】さらに、上記の種々の形態として挙げたシールド方法は、画像処理や音声処理に用いるLSIに好ましく適用できる。図9に本発明のシールド方法を適用した画像処理用LSIの一例を示す。この図に示すように画像処理用LSIでは、内部回路領域1に例えばCPU、LOGICなどのディジタル回路とSRAM(Static RAM)、ADC(AD Converter)、DAC(DA Converter)、PLL(Phase Locked Loop circuit)などのアナログ/ディジタル混在回路とが含まれている。このような内部回路領域1の周囲には外部端子としてのパッドが千鳥足状に複数個配置されている。このよ

うな画像処理用しる」においても、本発明のシールド方法を採ると、図9に見られるように、アナログ信号パッド3に隣接した場所にディジタルバッド2やディジタル電源パッド4を配置することができる。つまり、ノイズ対策として、図10に示した従来例のように、アナログ信号パッドとディジタルパッドの間やアナログ信号パッドの周囲にアナログ系のパッドを配置する必要がなくなり、パッド配置が制限されないので、従来よりもチップ面積が減少し、配線の引き回しの自由度も高くなる。

[0038]

【発明の効果】以上説明したように、本発明は、アナログ回路とディジタル回路が混在する半導体集積回路において、アナロググランドに接続されたシールド配線でアナログ信号パッドを囲む事と、ディジタルグランドに接続されたシールド配線でディジタルパッドを囲む事の両方またはいずれか一方を実施することにより、配線レイアウトの際にバッド配置による制限を受けることなく、アナログ信号パッドにそれと隣り合うディジタルパッドやその周辺から飛び込むノイズを防ぐあるいは小さくできるという効果を奏する。

【図面の簡単な説明】

【図1】本発明によるアナログ信号パッドのシールド方法を好適に実施したアナログ/ディジタル混在半導体集積回路の一例を示す平面図である。

【図2】本発明の第1の実施形態によるアナログ信号パッドのシールド方法を表す平面図である。

【図3】本発明の第2の実施形態によるアナログ信号パッドのシールド方法を表す平面図である。

【図4】本発明の第3の実施形態によるアナログ信号パッドのシールド方法を表す平面図である。

【図5】本発明の第4の実施形態によるアナログ信号パッドのシールド方法を表す平面図である。

【図6】本発明の第1から第4の実施形態としてそれぞれ挙げたアナログ信号パッドのシールド方法を好適に実施するアナログ/ディジタル混在半導体集積回路の断面構造の一例を示す図である。

【図7】本発明の第5の実施形態によるアナログ信号パッドのシールド方法を好適に実施した半導体集積回路を示す断面図である。

【図8】本発明の第6の実施形態によるアナログ信号パッドのシールド方法を好適に実施した半導体集積回路を示す断面図である。

【図9】本発明のシールド方法の種々の実施形態を適用可能な画像処理用LSIの一例を示す平面図である。

【図10】従来のアナログ/ディジタル混在しS1上の パッド配置の一例を示す平面図である。

【図11】特別平6-77228号公報によるバンプのシールド構造を示す断面図である。

【符号の説明】

1 アナログ回路とディジタル回路の混在する領域

(7) 000-150802 (P2000-150802A)

- 2 ディジタルバッド
- 3 アナログ信号パッド
- 4 ディジタル電源パッド
- 5 アナログ電源バッド
- 6 ディジタルグランドパッド
- 7 アナロググランドパッド
- 8 アナロググランド
- 9 ディジタルグランド

10, 11, 12, 13, 14, 15, 30a, 30

b,30c シールド配線

16,20,25 第1A1層


17,21,26 第2A1層

18, 22, 27 第3AI層


19,23,28 第1スルー層

24,29 第2スルー層


【図1】




【図2】




【図11】




【図3】




【図4】





【図5】



【図6】







【図10】

